# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-101091

(43) Date of publication of application: 07.04.2000

(51)Int.Cl.

H01L 29/786 H01L 21/336

G02F 1/136

(21)Application number: 10-273042

(71)Applicant: SHARP CORP

(22)Date of filing:

28.09.1998

(72)Inventor: OCHI HISAO

KOBAYASHI KAZUKI


**BAN ATSUSHI** SAKONO IKUO

# (54) THIN FILM TRANSISTOR

(57)Abstract:

PROBLEM TO BE SOLVED: To provide an AM-LCD TFT of such a structure as causing no fluctua tion in the electrical characteristics by avoiding decrease in oncurrent due to a load being applied to the TFT part because of the hanging shape of a protective film covering the source-drain electrode.

SOLUTION: After two layer pattern of a source-drain electrode having two-layer structure of Ta, Cr. Ti layer 71 and an ITO film 70 is shifted by two stage etching process, an n+ contact layer 60 on a semiconductor channel layer 50 is removed by etching using the ITO film 70 as a mask thus forming a back channel etching type TFT (a gate insulation film 40 is interposed between the channel layer and a gate electrode layer 20). A protective film 80 is formed on the part subjected to etching and a low taper multilayer film is formed thereat including pattern shift of the two-layer source-drain electrode. Consequently, coverage of pave film is enhanced, stress being applied to the TFT part is lessened and ON-current is prevented from decreasing.



# **LEGAL STATUS**

[Date of request for examination]

27.07.2001

[Date of sending the examiner's decision of

30.04.2003

rejection]

Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

(19)日本函特許庁 ( j P )

# (12) 公開特許公報(A)

(11)特許出職公開發号 特購2000-101091 (P2000 - 101091A)

(43)公鵝日 平成12年4月7日(2000.4.7)

(51) Int.CL*		識別記号	FΙ			テーマリード( <b>参考</b> )
HOIL	29/786		HOIL	29/78	627A	2H092
	21/336		G02F	1/136	500	5F110
G02F	1/136	500	HOIL	29/78	6270	

### 審査請求 京請求 請求項の款3 〇L (全 5 頁)

(99) 林野岡			シャープ株式会社	
(22)出験日				
	平成10年9月28日(1998.9.28)		大阪府大阪市阿倍游区县位町22番22号	
		(72) 発明者	越智 久難	
			大阪府大阪市阿倍野区長淮町22番22号	<b>¾</b>
			ナーブ株式会社内	
		(72)発明者	小林 和韓	
			大阪府大阪市阿倍野区長池町22署22号	<b>₹</b>
			ャープ株式会社内	
		(74)代理人	100079843	
		İ	弁理士 選野 明近	


### 最終資ご続く

### (54) 【発明の名称】 | 神臓トランジスタ

### (57)【變約】

【課題】 AM-LCDのTFTに起きるソース/ドレ イン電極を覆う保護膜が形成するハング形状に超困して TF丁部に加わる負責によるオン電流の低下を回避し、 TFTの電気特性にはらつきの生じない構造のTFTを 提供する。

【解決手段】 Ta, Cr, Ti 薀71とi TO購7() の2層構造をなすソース/ドレイン電極を2段階のエッ チング工程で2階のパターンをずらした銭、1丁〇膜7 ()をマスクとして半導体チャネル層 5 ()上の n + コンタ クト層60をエッチング除去することによりバックチャ ネルエッチング聖TFTを形成する(チャネル層とゲー ト蟷極圏20間にゲート絶縁膜40が介在)。エッチン グ除去部分の上に保護膜80を形成するが、2階のソー スノドレイン電極のパターンずらしを含めエッチング除 去部分の領層膜を低テーバにすることにより、保護膜の カバレッジを向上させTFT部への応力が緩和されオン 電流の低下を防ぐ。



# 【特許請求の範囲】

【鯖水噴1】 ゲート、ソースおよびドレインの各弩極 と、チャネル領域を設けた半導体薄膜と、該半導体薄膜 に接するとともにチャネル領域の対する側でゲート電極 に接するゲート絶縁膜と、簡配半導体薄膜に接するとと もに対する側で前記ソースおよびドレイン選擇に接し電 福コンタクト層をなす。土に不純物ドーピングされた半 ャネル領域を形成する半導体薄膜の一部とその部分に対 応する削記電極コンタクト層をなす n + に不純物ドービ 10 ングされた半導体薄膜とをソースおよびドレイン電極に 接し電極コンタクト屋をなすn+半導体薄頭側からエッ チング除金しバックチャネルエッチング型として形成し た藤驤トランジスタにおいて、前記エッチング除去され た層のパターンの大きさをチャネル領域を形成する半導 体薄膜からソースおよびドレイン電便に向け順次大きく し、エッチング除会した部分を含めバッシベーション膜 を上層膜として形成することにより、バッシベーション 膜のカバレッジを向上させ特性の劣化を防止したことを 特徴とする薄膜トランジスタ。

【譲水項3】 譲水項2記載の薄膜トランジスタにおいて、ソースおよび/またはドレイン電極を下層の返明導 鑑験と上層のメタル膜の二層構造とした場合、前記エッチング除去の工程として、エッチング除去するパターンの大きさを変えエッチングすることにより下層の認明導 経験と上層のメタル膜のパターンをすらした後、得られる下層の透明準電膜パターンをマスクとして用いること によりチャネル部へのエッチングを行うことを特徴とする る薄膜トランジスタ。

# 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、薄膜トランジスタ (YFT; Thin Falm Transastor)に関し、特にアクティブマトリクス型液晶表示鉄器(AM-LCD)、密着 40型イメージセンサなどのアクティブ素子に利用される薄膜トランジスタに関するものである。

### [0002]

【従来の技術】従来より薄膜トランジスタは、アクティ なる不純物ドーピングをした アマトリクス型盗鳥表示続蓋に最も多く用いられてお に対して完全に選択的にエッ であるため、その一部がエッ であるため、その一部がエッ なってきているバックチャネルエッチング型下FTを例 により、その構造を図2及び図3を参照し説明する。図 2は、TFTを素子として含むAM-LCDのマトリク 50 の議庫は厚く形成しておく。

スの要素部分を拡大して示す平面図で、図3は、TFT 素子の衡面図を示す。図2と図3において、同一の構成 要素には同一の符号を付している。

【0003】図2において、81はAM-LCDにおけるマトリクス要素をなす終素であり、各絵素81は、下下T11により終業確極を制御するととにより動作され表示機能を果たす。下FT11について図3を参照し、より詳細に説明すると、下FT11に一般的に、後後性基板10上にゲート電極20を形成する。絶縁性基板10に用いる材料としてはガラス(なお、ガラス基板表面にはベースコート勝としてTa2O<sub>4</sub>、SiO<sub>2</sub>などの総縁勝を形成している場合もある)を用いるか、またはS+基板の表面にSiO<sub>2</sub>などの総縁勝を形成したものを用いる場合もある。絶縁性基板10上にA1、Mo、Taなどの環境材料をスパッタリング法にて積壓し、次いで、この積層されたA1、Mo、Taなどをパターニングしてゲート電極並びに配線20を得る。

 【0004】次に、主にプラズマCVD法によりゲート 電極上にゲート絶縁膜40(SiNx、SiO。)を積
20 磨する。ここでは、絶縁性を高めるためゲート電極を陽 極敗化し、第1のゲート絶縁膜(図示せず)とし、CV D絶縁膜を第2の絶縁膜とする場合もある。

[9005] 続いて、半導体圏(1-a-S1:TFTのチャネル圏)50、関じくプラズマCVD法により形成されたカー型に不絶物ドーピングされたアモルファスS )機または機結晶S1膜によるTFTのソース並びにドレインのコンタクト屋60となる膜が形成され、半導体屋50とコンタクト屋60の両S1層が島状にバターエングされる。

6 【0006】との後、ソース並びにドレイン電極並びに 配簿用のTa、Cr、Ti、TO機等の積層機が成層 され、ソース並びにドレイン電極並びに配機70、71 を形成するためにバターニングされる。この機、ソース 並びにドレイン電極並びに配機70、71においてバタ ーニングにより電損する断面のテーバ形状は、ほぼ最直 となっている。

【0007】ソース並びにドレインの爾隆並びに配線での、71形成後、チャネル欄50上の自土型に不純物ドーピングされたアモルファスS1膜あるいは機結晶S1度60はエッチング除去され、残った部分にソース並びにドレインのコンタクト領域が形成されることになる。このとき、自土型に不純物ドーピングされたアモルファスS1膜あるいは微結晶S1膜60のみをチャネル層となる不純物ドーピングをしないアモルファスS1層50に対して完全に選択的にエッチング除去される(図3に対すように、TFTのチャネルを形成する雰面と反対側の部分が除去されている)が、そうしても動作上問題がないように、チャネル層となるアモルファスS1層50の部分が除去されている)が、そうしても動作上問題がないように、チャネル層となるアモルファスS1層50

【0008】との後、プラズマCVD铥により形成され るSiN膜からなるTFT保護腺(バッシベーション 膜)80が形成される。この場合、ソース並びにドレイ ン電極並びに配線でも、で1の断面は、上記したように パターニング後に露出する面の形状がテーパとならず、 ほば垂直であるため、その上を丁F丁保護膜80で覆い 形成される形状もテーパとならず、図3に示すようにハ ング状態となる。

#### 100001

【発明が解決しようとする課題】TFT保護贖(バッシ 19 防止するものである。 ベーション膜)の形状が氨酸になるが、もしくは、ハン グ状態となる場合、TFT部に負荷が加わり、オン構織 が低下するといったことから、表示装置を構成する下F Tの電気特性が各経素でとにばらつき、その結果とし て、そのはらつきによりオン電流が小さい絵葉において パネル点灯時、点欠陥が発生し、表示画像の品質を低下 させる原因となった。

【0010】本発明は、AM-LCDを典型としてそこ に用いられているTFTに起きる上記した従来技術の関 題点に鑑みてなされたもので、ソース並びにドレイン第 20 極並びに配線を覆うTFT保護膜(バッシベーション 膜)が形成するハング形状に起因してTF丁部に負債が 加わり、オン電流が低下するといったことを翻避し、T FTの電気特性にはちつきが生じることのない構造を有 するようにした臻臓トランジスタを幾供することをその 目的とする。

### [0011]

【課題を順決するための手段】この目的を達成するた め、ソースおよびドレイン電極並びに配線となるTa, Cr. Ti, ITO膜等のソース二階構造において、そ 30 の工層のパターンをずらすことにより、パッシベーショ ン鰻のカバレッジを向上させる。もしくは、ソース並び にドレイン電機並びに配練となるTa. Cr. Ti, ! 丁〇磯等の錯層膜を低テーバにすることにより、バッシ ベーション鱝のガバレッジを向上させるという手段を採 用する。上記した機成をとることにより、『FT郎への 応力緩和が期待でき、TFTのオン電流の低下を防止す ることができる。

【0012】そして、本願の各発明は、次の技術手段を 構成する。請求項1の発明は、ゲート、ソースおよびド レインの各電艇と、チャネル領域を設けた半導体薬膜 と、該半導体蘇驎に接するとともにチャネル鎖域の対す る側でゲート電極に接するゲート絶縁膜と、前記半導体 薄膜に揺するとともに対する側で前記ソースおよびドレ イン盤極に接し電極コンタクト屋をなすカナに不純物ド ービングされた半導体薄膜とを備えた薄膜トランジスタ であって、前記チャネル領域を形成する半導体薄膜の一 部とその部分に対応する確認電極コンタクト魔をなすれ +に不越物ドービングされた半導体薄鱗とをソースおよ

体薄鱗側からエッチング除去しバックチャネルエッチン **グ型として形成した薄膜トランジスタでおいて、前記エ** ッチング除去された麗のバターンの大きさをチャネル領 域を形成する半導体薄膜からソースおよびドレイン電極 に向け順次大きくし、エッテング除去した部分を含めバ ッシベーション膜を上層膜として形成することにより、 バッシベーション臓のカバレッジを向上させ特性の劣化 を防止したことを特徴とし、こうすることにより、バッ シベーション鰻のカバレッジを向上させ、特性の劣化を

【0013】請求項2の発明は、請求項1記載の蘇膜ト ランジスタにおいて、前記エッチング除去を多段階のエ ッチング工程を用いることにより、除去された層のパタ ーンの大きさをチャネル領域を形成する半導体障職から ソースおよびドレイン電優に向け該工程に応じた段階数 で順次大きくしたことを特徴とするものである。

【()() 1.4】韓求項3の発明は、請求項2記載の薄膜ト ランジスタにおいて、ソースおよび/またはドレイン電 福を下層の透明郷鑑膜と上層のメタル鑽の二層構造とし た場合、前記エッチング除去の工程として、エッチング 除去するパターンの大きさを変えエッチングすることに より下煙の透明準電膜と上層のメタル鱗のバターンをず ちした後、得られる下層の透明導電膜バターンをマスク として用いるととによりチャネル部へのエッチングを行 うととを特徴とするものである。

### T00151

40

(発明の実施の形態) 以下に、本発明による薄膜トラン ジスタの実施形態を図1を参照して開示し、説明する。 図1は、本発明によるバックチャネルエッチング型工厂 | Tの断面図を示す。ここでは、図1に示される基構収要 素について、下記(1)ないし(9)に示すその作成手 順に従って詳述する。

(1)まず、絶縁経基板10上にゲート需極並びに配線 20を形成する。絶縁牲墓板10に用いる材料としては ガラスを用いるが、またはガラス基板表面にベースコー ト膜としてTaォO。、Si○。などの絶縁鎖を形成した ものを用いる。絶縁性基板10上にA1,Mo、Taな どの導端材料をスパッタリング法にて積圧し、次いで、 この積離されたAI、Mo、Taなどをパターニングし てゲート電極並びに配線20を得る。

【0016】(2)次に、ゲート電極20上にプラズマ CVD法によりゲート総縁購40を積層する。ここで は、SiNx鰧を3000人積壓し、ゲート総繰購40 とした。なお、絶縁性を高めるためゲート電極20を疑 極酸化し、第1のゲート絶縁膜(図示せず)とし、GV D絶縁膜を第2の絶縁膜とする方法をとっても良い。

[① ① 1 7 ] (3)続いて、TFTのチャネル層となる 半導体層(アモルファスSi)50をゲート絶縁戦40 に連続してCVD法により1500人債層する。

びドレイン電極に接し電極コンタクト階をなす n + 半導 50 【0018】(4)次いで、半導体層(TFTのチャネ

特闘2000-101091

ル響)50上にTFTのソース並びにドレインの電極コ ンタクト層60となる不純物をドービング(リン等を添 畑) bn+型としたアモルファスSiまたは微結晶S! をプラズマCVD法により500A積騰する。

【0019】(5)ソース並びにドレインの電極コンタ カト層60と半導体チャネル層50の商S1層を島状に パターニングする。このパターニングの際に行うエッチ ング工程では、HCL+SF6複合ガスによるドライエ ッチング法を採用した。

よび配線でも、できそれぞれをスパッタリング法により 形成するが、この場合、透明導電膜(ITO:Indium Ti n Oxide) を1500人、続いてT&膜を3000人に 循環する。

【0021】(7)前工程で講座されたTa膜のバター エングをドライエッチングで行った後、透明導電膜(1 **TO)のパターニングをウェットエッチングにより行う** が、この際、上層にあるTa膜についてはTFTのチャ ネル幅しの方向に1μm大きめにバターニングを行い、 ソース並びにドレイン電極および配線で0、71を形成 20 する。

【0022】(8)続いて、前記(7)のソース並びに ドレイン電極および配線70,71を形成する額工程で パターニングした透明導電膜(||TO)をマスクとし て、チャネル磨50上の0+型に不能物ドーピングされ たアモルファスS!膜あるいは微結晶S!膜60をエッ チング除去し、残った部分にソース並びにドレインのコ ンタクト領域を形成する。このとき、エッチングにはS P 6+月C!舞台ガスを使用したドライエッチングによ りエッチングした。

【0023】(9)最後に、SiNxよりなる保護膜 {パッシベーション膜}80をCVD活により積層し、 パターニングする。ここに、保護膜は樹脂またはS1N xと樹脂の二糟醤造であってもよい。

【0024】以上の工程により作成されたTFTは、保米

\*譲騰(パッシベーション機)80の形状に従来技術に現 れたハング状態が生じることがなくなり、図上に示され るように順テーパ状態となり、本類の技術課題が解決さ ns.

[0025]

【発明の効果】本発明の方法により、 TF T部のバッシ ベーション膜が順テーパになり、従来ハング状態となる ことにより生じていたTFT部への負荷が低減され、T FT特性の電気特性として、TFTのオン電流の低下を 【0020】(6)次に、ソース並びにドレイン電極お 10 防止することが可能となる。こうした構造を成すTFT をAMILLODといった表示綺麗に用いると、絵像を動 作させる各TFTの電気特性にはちつきが生じることが なく、従来組含ていた裏示絵素に見られる点欠陥が発生 せず、最示画像の品質を高めることが可能となる。

#### 【図面の閉単な説明】

【図 [ ] 本発明によるバックチャネルエッチング型下下 Tを示す断面図である。

【図2】TFTを素子として含むAM-LCDのマトリ クスの要素部分を拡大して示す平面図である。

【図3】従來のバックチャネルエッチング型TFTを示 す断面図である。


【符号の説明】

- 10…絶縁性薫飯、
- 20…ゲート電極、
- 40…ゲート絶縁鰒、
- 50…半導体層 (n-a-Si),
- 60…コンタクト圏(n+-a-S + 鑚/微絃晶S i [謹]


70…ソース/ドレイン電極1(ITO膜)、

- 30 71…ソース/ドレイン電極2 (Ta. Cr. Ti 膜).
  - 80…保護膜 (バッシベーション膜)...
  - 11 ... TFT.
  - 81…経素。

[四1]




[E2]



特闘2000-101091

(5)

[図3]



### フロントページの続き

(72)発明者 伴 厚志

大阪府大阪市阿倍野区長池町22番22号 シ

ャーフ株式会社内

(72)発明者 迫野 郁夫

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内

Fターム(参考) 2H097 GA17 GA34 HA06 JA24 KA05

KA06 KB03 KB13 KB24 MA08

MA18 MA19 NA01 NA13 NA24

NA26 PA01

5F11G AA05 CC07 DD12 DD13 EE03

EE04 EE44 FF03 FF09 FF24

FF30 GG15 GG22 HK15 HK16

HK25 HK35 HL04 HL07 HL23

NN13 NN24 NN27 NN35 0004

QQ05 QQ09